Jazyk Verilog a jeho užití při modelování a syntéze číslicových systémů

Publikácia predstavuje jazyk Verilog a jeho využitie pri návrhu programovateľných logických obvodov. Zameriava sa na modelovanie a syntézu číslicových systémov.

Text počíta so znalosťou číslicovej elektroniky na úrovni bakalárskeho štúdia. Čitateľom tak ponúka východisko na oboznámenie sa s Verilogom a jeho uplatnením pri návrhu.